|
|
DFG-Schwerpunktprogramm:
Grundlagen und Verfahren verlustarmer Informationsverarbeitung
Vortragsmaterialien (18. und 19. März 2002)
Session A: Verlustleistungseffiziente Architekturen für die digitale
Signalverarbeitung
-
Dedicated Implementation of Embedded Vision Systems Employing Low-Power
Massively Parallel Feature Computation
(Andreas König, Christian Mayr, Tilo Bormann, Carsten Klug, TU
Dresden)
-
Bericht über Arbeiten zu Asynchronen Wave Pipelines
(Powerpoint-Dokument)
(Stephan Hermanns, Sorin Alexander Huss, TU Darmstadt)
-
Buskodierverfahren zur Reduzierung der Verlustleistungsaufnahme
kommunikationsintensiver Systeme
(PDF-Dokument)
(Claudia Kretzschmar, Robert Siegmund, Dietmar Müller, TU Chemnitz)
-
ASIP Design - an Overview
(Marek Wróblewski, Josef A. Nossek, TU München)
-
Verlustleistungsarme Register-File-Architekturen für synthetisierbare
Prozessorkerne
(A. Wortmann, M. Müller, S. Simon, T. Risse, S. Wolter, HS Bremen)
-
Energy Savings with Appropriate Interconnection Networks in Parallel DSP
(Thorsten Dräger, Gerhard Fettweis, TU Dresden)
Session B1: Transformationen und Estimierungsverfahren in der High-Level
Synthese verlustleistungsarmer Systeme
-
Eingeladener Vortrag: Adaptive Versorgungsspannungsregelung zur
Verlustleistungsreduktion - Randbedingungen und Effizienzabschätzung
(PDF-Dokument)
(Christoph Heer, Infineon Technologies München)
-
PRO-DASP: High Level Power Estimation for IP-Modules and Interconnect
(PDF-Dokument)
(Arne Schulz, Wolfgang Nebel, Uni Oldenburg)
-
PRO-DASP: An audio quality testbench for optimizing low-power chip designs
of speech processing algorithms
(Jörg Damaschke, Rainer Huber, Volker Hohmann, Birger Kollmeier,
Uni Oldenburg)
-
PRO-DASP: Using Transformations to Implement Hardware-Macros for a Low
Power Design Methodology
(PDF-Dokument)
(Nikolaus Voß, Bärbel Mertsching, Uni Hamburg)
-
Integration von Steuerungsmechanismen zur Leistungseinsparung in die
High-Level Synthese
(Achim Rettberg, Bernd Kleinjohann, Franz J. Rammig, Uni Paderborn)
Session C: Applikationsspezifische Verfahren zur
Verlustleistungsreduktion
-
Are there quantum bounds on the recyclability of clock signals?
(Dominik Janzig, Thomas Beth, Uni Karlsruhe)
-
A Reversible Redundant Representation of Extensions Fields of GF(2^m)
(Willi Geiselmann, Rainer Steinwandt, Uni Karlsruhe)
-
A New Concept for Low-Power Class-D Audio Amplifiers for Mobile Audio
Systems
(PDF-Dokument)
(Martin Streitenberger, Wolfgang Mathis (1), Helmut Bresch, Thomas
Schindler (2), (1) Uni Hannover, (2) Uni Magdeburg)
-
Using Reliability Information in Magnetic Recording Systems
(PDF-Dokument)
(Stefan Schmermbeck, Ingo Dahm, Uwe Schwiegelshohn, Uni Dortmund)
-
Incremental Refinement of a Multi-User-Detection Algorithm
(PDF-Dokument)
(Marius Vollmer, Jürgen Götze, Uni Dortmund)
-
Power Conscious BIST Approaches
(PDF-Dokument)
(Arnaud Virazel, Hans-Joachim Wunderlich, Uni Stuttgart)
Session B2: Transformationen und Estimierungsverfahren in der High-Level
Synthese verlustleistungsarmer Systeme
-
Eingeladener Vortrag: Betrachtungen zur Stromaufnahme digitaler
Schaltungen
(Tilo Ferchland, AMD Saxony Manufacturing GmbH, Dresden)
-
Simulationsfreie Verlustleistungsbestimmung für Architekturen der
digitalen Signalverarbeitung
(PDF-Dokument)
(Achim Freimann, Uni Hannover)
-
Energiebewusste Compilierung für Digitale Signalprozessoren
(PowerPoint-Dokument)
(Markus Lorenz, Peter Marwedel, Rainer Leupers, Uni Dortmund)
-
Algorithmische Transformationen zur Reduktion des Leistungsverbrauchs in
fortgeschrittenen Kanalcodierungsverfahren
(PDF-Dokument)
(Frank Gilbert, Heiko Michel, Norbert Wehn, Uni Kaiserslautern)
Session D: Technologien und Logikfamilien für verlustarme
Schaltungstechnik
-
Asynchronous Chain True Single Phase Clock Logik (AC-TSPC)
(PDF-Dokument)
(Frank Grassert, Dirk Timmermann, Uni Rostock)
-
Logikpartitionierung zur Geschwindigkeitsoptimierung in teilweise
adiabatischen Schaltungen
(Burkart Voß, Clemens Schlachta, Manfred Glesner, Uni Darmstadt)
-
Vergleich adiabatischer Logikfamilien auf Gatterebene
(Jürgen Fischer, Ettore Amirante, Agnese Bargagli-Stoffi, Doris
Schmitt-Landsiedel, TU München)
-
Adaptive Regelung der chipinternen Versorgungsspannung in Abhängigkeit von
Betriebs- und Prozessparameter
(PDF-Dokument)
(Ralf Altherr, Hans-Jörg Pfleiderer, Uni Ulm)
-
An adiabatic multi stage driver
(C. Saas, J. A. Nossek, TU München)
|