GET-Forschungsseminar Abstracts
Entwicklung eines FPGA-Moduls für ein Kamerasystem mit heterogenen Verarbeitungseinheiten für Echtzeitbildverarbeitung
Dominik Herwald, GET Lab
Vortrag: Mo. 31.03.2014, 16:00, Raum P 1.6.02.1
Zusammenfassung:
Viele Bildverarbeitungsanwendungen enthalten gut parallelisierbare und voneinander unabhängig ausführbare Verarbeitungsschritte. Mit FPGAs ist daher für viele Algorithmen eine Verarbeitungsgeschwindigkeit im Bereich von modernen Desktop Computer Systemen und auch darüber hinaus erzielbar. Kombiniert man FPGAs mit der beispielsweise in ARM SoCs integrierten energieeffizienten CPU und GPU, sowie spezialisierten Hardwareeinheiten zur Bildsignalvorverarbeitung und Kompression, entsteht ein Gesamtsystem verschiedener sich ergänzender heterogener Architekturen. Algorithmen können passend auf die Verarbeitungseinheiten verteilt und mit exakt der notwendigen Geschwindigkeit bei optimal niedrigem Energiebedarf ausgeführt werden. Das von Dominik Herwald 2010 entwickelten modularen Kamerasystem wird aktuell weiterentwickelt und eine leistungsfähigere Version auf Basis eines Multicore ARM SoC steht dann zur Verfügung. In dieser Diplomarbeit soll ein zum neuen Kamerasystem passendes leistungsfähiges, energieeffizientes FPGA-Erweiterungsmodul entwickelt werden. Der Fokus liegt auf der Hardwareentwicklung des FPGA-Moduls, eines FPGA Designs zur Erfassung von Bildsensordaten und der Anbindung an das neue CPU-Modul. Zunächst ist ein zu diesen Anforderungen passendes FPGA auszuwählen. Das Gesamtsystem soll in einer typischen Ausbaustufe und bei hoher Auslastung im Leistungsbereich unter 15W operieren können. Wie das neue CPU-Modul, muss auch das FPGA-Modul thermisch passend ausgelegt und die entstehende Wärme abgeleitet werden, denn die Verlustleistung begrenzt die erzielbare Rechenleistung. Um temporale und mehrstufige Verarbeitung sowie Datenfusion verschiedenster Bildsensoren zu ermöglichen, muss ausreichend schneller externer Speicher an das FPGA angebunden werden. Dies ermöglicht, komplexere Verarbeitungsalgorithmen mit vielen Zwischenschritten und verteiltem Zugriff auf Bilddaten komplett im FPGA zu implementieren. Um aufwändigere mehrstufigen Verfahren implementieren zu können, die ggf. nicht mehr in ein einzelnes FPGA hinein passen oder noch höhere Anforderungen an die Speicherbandbreite stellen, ist es notwendig das System skalierbar zu gestalten indem mehrere FPGAs in einem System als Modulstapel kombiniert werden können. Um die Leistungsfähigkeit des neuen Gesamtsystems zu demonstrieren, soll zum Abschluss gezeigt werden, wie Algorithmen und ganze Anwendungen auf die verschiedenen Verarbeitungseinheiten verteilt werden können.