GET-Forschungsseminar Abstracts
Entwicklung eines FPGA-Moduls für ein Kamerasystem mit heterogenen Verarbeitungseinheiten für Echtzeitbildverarbeitung
Dominik Herwald, GET Lab
Vortrag: Mi. 18.06.2014, 16:30, Raum P 1.4.17
Zusammenfassung:
Viele Bildverarbeitungsanwendungen enthalten gut parallelisierbare und voneinander unabhängig ausführbare Verarbeitungsschritte. Mit energieeffizienten FPGAs ist daher für viele Algorithmen eine Verarbeitungsgeschwindigkeit im Bereich von modernen Desktop Computer Systemen und auch darüber hinaus erzielbar. Kombiniert man FPGAs mit den beispielsweise in ARM-SoCs integrierten ebenfalls sehr energieeffizienten CPUs und GPUs, sowie spezialisierten Hardwareeinheiten zur Bildsignalvorverarbeitung und Kompression, entsteht ein Gesamtsystem verschiedener sich ergänzender heterogener Architekturen. Algorithmen können passend auf die Verarbeitungseinheiten verteilt und mit exakt der notwendigen Geschwindigkeit bei optimal niedrigem Energiebedarf ausgeführt werden. Ein 2010 entwickeltes modulares Kamerasystem wird aktuell weiterentwickelt und es soll eine leistungsfähigere Version auf Basis eines Multicore-ARM-SoC entstehen. In dieser Diplomarbeit soll ein zum neuen Kamerasystem passendes leistungsfähiges, energieeffzientes FPGA-Erweiterungsmodul entwickelt werden, welches aber auch eigenständig einsetzbar sein soll. Der Fokus liegt auf der Hardwareentwicklung des FPGA-Moduls. Zunächst ist ein zu diesen Anforderungen passendes FPGA auszuwählen. Das Gesamtsystem soll in einer typischen Ausbaustufe und bei hoher Auslastung im Leistungsbereich unter 15W operieren können. Das FPGA-Modul muss thermisch passend ausgelegt und die entstehende Wärme mit einer passenden Kühllösung abgeleitet werden, denn die Verlustleistung begrenzt die erzielbare Rechenleistung. Um temporale und mehrstufige Verarbeitung sowie Datenfusion verschiedenster Bildsensoren zu ermöglichen, muss ausreichend schneller externer Speicher an das FPGA angebunden werden. Dies ermöglicht es, komplexere Verarbeitungsalgorithmen mit vielen Zwischenschritten und verteiltem Zugriff auf Bilddaten komplett im FPGA zu implementieren. Um aufwändigere mehrstufige Verfahren implementieren zu können, die ggf. nicht mehr in ein einzelnes FPGA hinein passen oder noch höhere Anforderungen an die Speicherbandbreite stellen, ist es notwendig das System skalierbar zu gestalten indem mehrere FPGAs in einem System als Modulstapel zu einem Multi-FPGA System kombiniert werden können. Abschließend soll die entstandene Hardware mit einer kleinen Demo Anwendung getestet werden.