[campus icon] Accesskey [ h ] University of Paderborn - Home
DE deutsch
Die Universität der Informationsgesellschaft
GET Lab LOGO

Message

Design and Development of an FPGA Based Intelligent Stereo Vision System
 
Date: 2010/05/05
Time: 16:30 - 18:00 h
Place: P7.2.03
Author(s): Olaf Lüke & Bastian Nordmeyer
 

Am Mittwoch, den 05.05.2010, halten Herr Olaf Lüke und Herr Bastian Nordmeyer um 16:30 im Raum P 7.2.03 einen Vortrag über ihre gemeinsame Masterarbeit mit dem Titel:

Design and Development of an FPGA Based Intelligent Stereo Vision System

Zusammenfassung:

Als interdisziplinäres Labor für kognitive Systeme liegt ein Arbeitsschwerpunkt des GET Lab im Bereich stereoskopischer Bildverarbeitung. Viele Bildverarbeitungsverfahren sind aufgrund ihrer Parallelisierbarkeit gut für die Implementierung auf einem FPGA geeignet. Die FPGAs können mit dem C-to-HDL Tool Impulse C programmiert werden. Dies ermöglicht einen schnellen und flexiblen Entwicklungsprozess auf hoher Abstraktionsebene. Im Rahmen dieser Arbeit soll ein Stereo Vision System entwickelt werden, das Daten aus Bildsensoren ausliest, auf einem FPGA verarbeitet und dann an einen Host-PC ausgibt. Das System besteht aus einer FPGA-Hardwareplattform mit entsprechenden Schnittstellen und einem aus Impulse C generierten IP-Core, der den Bildverarbeitungsalgorithmus enthält. Bei Hardwareentwicklung ist zunächst eine Systementscheidung für eine Hardwareplattform zu treffen. Dabei ist zu beachten, dass das System für den hohen Datendurchsatz geeignet ist. Darauf aufbauend ist die Anbindung des Bildsensors inklusiv der Schnittstellen zum Impulse C IP-Core zu realisieren. Die Ausgangsdaten sollen über eine geeignete Schnittstelle an einen Host-PC übermittelt werden. Bei Bedarf ist eine weitere Schnittstelle für die Anbindung von externem Speicher an das FPGA zu realisieren. Als Stereoverfahren soll ein Scan-Line Segment Based Stereo Vision Algorithmus in Impulse C implementiert und optimiert werden. Dabei sind die verschiedenen Optimierungsmöglichkeiten von Impulse C bzw. dem CoDeveloper zu untersuchen. Der Algorithmus soll als IP-Core generiert und auf der Hardwareplattform implementiert werden. Das gesamte System aus Hardware und Software soll möglichst generisch und modular aufgebaut sein, so dass eine Weiterentwicklung und Implementierung auf anderen Plattformen möglich ist.